今年工博会，国产企业硬核上芯了。

9月23日至27日，第25届中国国际工业博览会（CIIF）在国家会展中心（上海）举办。作为今年工博会核心板块，新一代信息技术与应用展集成电路展区汇集70余家全球顶尖企业，覆盖芯片设计、制造封测、EDA/IP工具、设备材料等全产业链。

当前，国产芯片企业在本届工博会上展现出全链条协同发展态势，尤其在AI算力需求爆发背景下，先进封装、EDA工具等关键领域频现突破，标志着中国半导体产业正从单点技术攻关向系统级生态构建转变。

多家企业相关负责人在接受界面新闻采访时均表示，上海在集成电路产业链布局、人才集聚与政策协同方面的优势，正加速技术从实验室走向商业化。

先进封装仿真提速，破算力瓶颈

在这届工博会上，聚焦集成系统设计EDA的芯和半导体科技（上海）股份有限公司脱颖而出，其凭借自主研发的3DIC Chiplet先进封装仿真平台Metis，在AI算力和先进封装仿真方面的创新性成果，获得工博会最高奖项CIIF大奖，这一奖项被官方称作中国工业领域“奥斯卡金奖”。据工博会官方介绍，这是该奖项历史上首次出现国产EDA的身影。

芯和半导体创始人、总裁代文亮在接受界面新闻专访时表示，Chiplet先进封装正通过三维堆叠、异构集成，突破先进工艺的瓶颈，成为延续算力增长的核心路径。

这一突破的核心在于解决了信号、电源、多物理场领域的仿真难题，不仅支持大规模数据通道的互连分析与信号-电源完整性验证，更整合电-热-应力等多维度物理场效应模拟，实现系统级性能与可靠性的闭环优化，显著提高Chiplet设计的迭代效率。

“在同等计算精度和满足工程要求的条件下，我们的仿真速度是全球第二名的10倍，内存占用仅为后者的1/20。也就是说，别人预算1个月完成的仿真，芯和只需3天就能算完。”代文亮表示，由于内存占用大幅降低，该工具能够一次性仿真多层堆叠的芯片，“这一点对于AI至关重要，因为单层芯片远无法满足算力增长的需求，多层堆叠是必然趋势。”

他还指出，摩尔定律在3纳米以下遇到了物理极限，工艺微缩的脚步放缓，使得业界自然而然将目光转向了三维芯片先进封装、异构集成等新的路径。

一名行业内部人士向界面新闻进一步解释，实际上不仅是国内，国际巨头同样在积极布局三维芯片垂直堆叠，“就像从盖平房改为盖高楼，是提升性能、控制成本的必然选择”。

目前，芯片制造受制于部分国家光刻机出口管制，EDA设计工具长期依赖海外，使得设计和制造环节面临更多限制。因此，利用先进封装等后摩尔时代技术实现性能提升，成为国产半导体弥补短板的重要战略之一。

上述业内人士表示，在芯片设计、制造、封装测试几大环节中，“目前，国内与国际差距最小的正是封装测试领域，全球排名前十的封测企业中有3家来自大陆。”

这同时也反映出，先进封装这一领域已成为中国半导体“换道超车”的重要机遇。